Xiaomi AI Cube : l'architecture tri-puces qui repousse le mur de la bande passante mémoire
Publié le 25 août 2026 — Dossier technique Architectures LLM.
Le problème : le mur de la bande passante
La phase de décodage (Decode) d’un LLM est strictement limitée par la mémoire : à chaque token, le système doit recharger l’intégralité des paramètres en VRAM. La formule physique est impitoyable :
$$\text{Vitesse Max (tokens/s)} = \frac{\text{Bande Passante Mémoire (GB/s)}}{\text{Empreinte Mémoire du Modèle (GB)}}$$
Pour un modèle de classe 120B MoE (14B paramètres activés ≈ 14 Go/token), une architecture UMA classique (246 GB/s) plafonne à ~17.5 tokens/s. C’est le Memory Bandwidth Wall.
Xiaomi AI Cube : une topologie tri-puces
Le prototype Xiaomi AI Cube adopte une architecture hors norme sous 150W :
| Puce | Procès | Rôle | Spécification clé |
|---|---|---|---|
| XRING O3 | 3 nm TSMC | SoC applicatif | CPU 10 cœurs, GPU 16 cœurs, NPU 200 TOPS |
| XRING O100 | 6 nm | Accélérateur IA | Wafer-to-Wafer Hybrid Bonding, 1.22 TB/s near-memory |
| XRING D100 | 3 nm | Contrôleur mémoire | 160 Go LPDDR6 unifiée |
┌────────────────────────────────────────────────────────┐
│ XIAOMI AI CUBE │
│ │
│ ┌─────────────┐ ┌─────────────┐ ┌────────────┐ │
│ │ XRING O3 │ │ XRING O100 │ │ XRING D100 │ │
│ │ SoC Main │ │ Accélérateur│ │ Contrôleur │ │
│ │ 200 T. NPU │ │ 1.22 TB/s │ │ 160 GB │ │
│ └──────┬──────┘ └──────┬──────┘ └─────┬──────┘ │
└──────────┼─────────────────┼────────────────┼──────────┘
└─────────────────┴────────────────┘
Système Dual-Model 150WVérification théorique du débit
Avec le bloc O100 et son bande passante near-memory de 1.22 TB/s :
$$\text{Débit} \approx \frac{1220 \text{ GB/s}}{14 \text{ GB/token}} \approx \mathbf{87.1 \text{ tokens/s}}$$
Gain théorique : ~5× par rapport à l’UMA classique. Le calcul est physiquement exact.
Pourquoi la piste « $20,000 USD » est erronée
Troix raisons matérielles et économiques :
- LPDDR6 vs HBM3e — la mémoire grand public produite en masse (BOM ≈ $600-900 pour 160 Go) vs HBM3e aux coûts de packaging extrêmes
- Packaging W2W sur 6 nm — assemblage JCET/Tongfu nettement moins coûteux que les lignes CoWoS-S (H100/B200)
- Positionnement client — 150W, prosumer/grand public ; à $20k, le marché est nul (concurrence Mac Studio à $4-7k)
Estimation réaliste (si commercialisé) : $2,499 – $3,999 USD.
Implications : la hiérarchisation mémoire Fast-Slow
Le couple Kimi Linear + AI Cube redéfinit l’architecture agentique : un modèle ultra-fast (3B-8B) sur bloc >1 TB/s pour le parsing JSON et le routage (< 10 ms), et un deep-reasoning (120B MoE) sur mémoire unifiée 128 Go+ pour les tâches complexes.